PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-060846

(43)Date of publication of application: 26.02.1992

(51)Int.CI.

G06F 11/18 G06F 11/30 G06F 15/16 G06F 15/78

(21)Application number: 02-172216

(71)Applicant:

NEC CORP

(22)Date of filing:

29.06.1990

(72)Inventor:


IIJIMA MAREMOCHI

(54) FAULT TOLERANT COMPUTER

(57)Abstract:

PURPOSE: To facilitate the design of hardware by selecting a latch circuit at the time of an I/O read cycle, and selecting a buffer circuit at the time of a memory read/write cycle and an I/O write cycle in a normal operating state.

CONSTITUTION: The latch circuit 14 takes in data from an I/O 16 as synchronizing with a CPU antiphase clock at the time of the I/O read cycle, and transmits it to both a normal mode CPU 11 and a monitor CPU 12. The buffer circuit 15 transmits the data which the normal mode CPI 11 outputs at the time the memory write cycle and at the time of the I/O write cycle to a memory 17 and the I/O 16, and at the time of the memory read cycle, it transmits the data from the memory 17 to both normal mode CPU 11 and the monitor mode CPU 12. Thus, the design of the hardware is facilitated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

®日本国特許庁(JP)

9190-5L

7530-5L

⑩ 特許 出願 公開

⑫ 公 開 特 許 公 報 (A) 平4-60846

庁内整理番号 識別記号 ®Int. Cl. 3 9072-5B 7165-5B 3 1 0 E G 06 F 11/18 D 305 11/30 15/16 470 5 1 0 15/78

@公開·平成4年(1992)2月26日

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称

フォールト・トレラント・コンピユータ

頭 平2-172216 ②特

平2(1990)6月29日 22出

希 望 嶋 79発 明 者 日本電気株式会社 の出 頭 人

東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

弁理士 内原 70代理

1. 発明の名称

フォールト・トレラント・コンピュータ

2. 特許請求の範囲

命令を実行する通常モードマイクロプロセッサ とこの通常モードマイクロプロセッサの動作を監。 視する監視モードマイクロプロセッサ及び、前記・ 監視モードマイクロプロセッサにより、動作の不 一致が検出された場合、不一致検出信号を入力し、 両マイクロプロセッサの動作を停止させる凍結信 号を出力する外部回路を有するフォールト・トレ ラント・コンピュータにおいて、データ・リード ・サイクル時に、マイクロプロセッサに供給され るクロックに同期してデータを取り込むラッチ回 路と、このクロックには非同期にデータを取り込 むバッファ回路を有し、システム検査時には、 データを前記クロックには非同期にバッファを取 り込むことにより、故意に両マイクロプロセッサ

の動作の不一致を発生させ、前配監視モードマイ クロプロセッサの監視機能が正常に動作している ことを検証可能とすることを特徴とするフォール ト・トレラント・コンピュータ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、フォールト・トレラント・コン ピュータに関し、特に、制御回路の二重化チェッ ク機能を有するフォールト・トレラント・コン ピュータに関する。

【従来の技術】

従来のフォールト・トレラント・コンピュータ は、第5図に示すように、命令をメモリから取り 出し、実行する通常モードCPU51と、フドレ スパス,データパス,制御信号を監視するCPU 5 2 と、監視モードCPUからの不一致検出信号 を入力し、両CPUの動作を停止させるCPU凍 結倡号を出力する外部回路53を有している。

次に動作について説明すると、通常モードCP

U51は、メモリから命令を取り出し実行する。 監視モードCPU52は、各バス・サイクル毎に 通常モードCPU51が出力するアドレス・バス,制御信号及びデータ・バス上のデータを内部 状態と比較して、不一致が生じた場合は、不一致 検出信号を出力する。外部回路53は、この不一 致検出信号を入力し、CPUが誤動作する前に、 CPU凍結信号を出力し、両CPUを停止させる。 (発明が解決しようとする課題)

この従来のフォールト・トレラント・コンピュータでは、監視モードCPUの監視機能が、正常に動作していることを確認することが通常モードCPUと監視モードCPUの動作の不一致を放意に発生させる手段がないために困難であった。また、監視機能が正常に動作している場合であ、データバス上に、リードサイクル中にもデータを変化させるI/Oを直結することは、CPUのデータセットアップ時間を満足しない場合があるので、できず、ハードウェア設計及びソフトウェア設計に著しく制限が加わるという問題点が

- 3 -

を内部状態と比較して、不一致を検出した場合は、不一致検出信号を出力する。外部回路13は、不一致検出信号を入力し、通常モードCPU11,監視モードCPU12に対し、CPUの動作を停止させるCPU凍結信号または、割り込み信号を出力する。ラッチ回路14は、I/Oリードサイクル時に、I/O18からのデータをCPU逆相クロックに同期して取り込み、通常モードCPU11と監視モードCPU12の両方に伝達し、メモリリードサイクル時には、メモリリードサイクル時には、メモリリードサイクル時には、メモリリードサイクル時には、メモリリードサイクル時には、メモリ

次に第1図の回路の動作について、第2図。第3図の波形図第4図のプログラム・フローチャートにもとづいて説明する。第2図は、第1図における通常モードCPU11のリードサイクル時の一動作例の波形図であるが、通常モードCPU11

あった。

[課題を解決するための手段]

本発明のフォールト・トレラント・コンピュータは、命令を実行する通常モードCPUとこののPでをでいるでは、動作ののと、前記監視モードCPUにより、動作のの力が検出された場合、不一致検出信号を出力力を必要を必要を受けるできるでは、ありい時に、データをCPUに供給されるクロックを同期して取り込むパッファ回路とを有している。

(実施例)

次に本発明について図面を参照して説明する。 第1図は、本発明の一実施例のブロック構成図で ある。同じ通常モードCPU11は、メモリ17 から命令を取り出し、実行する。監視モードCP U12は、アドレスパス、データパス、制御信号

4-

はCPUクロックに同期して動作し、T1にて、サイクルを開始し、T2を経て、TWにてレディ信号を認識し、その時のデータを読み込んで、サイクルを終了する。監視モードCPU12も、内部的にこれと同じ動作をする。このデータを読み込む時間動上の点をデータサンブルポイントとPU11及び監視モードCPU11及び監視モードCPU11及び監視モードCPU11及び監視モードCPU11及び監視モードでデータサンプルポイントに対して、固有のデータセットアップ時間が必要である。すなわち、データはデータサンブルポイントよりデータセットとデータはブロリーをである。すなわち、データはデータサンブルポイントよりデータセットでPU11をご覧はモードCPU12の動作は保証されない。

通常、応答の遅い I / O、メモリをリードアクセスする場合ウェイトを挿入し、データが確定後に通常モード C P U 1 1 , 監視モード C P U 1 2 が読み込むようにするので、データバスラインには、バッファ回路 1 5 のみあれば十分のように思えるが、以下にその例外を示す。第3 図は、一般

的 I / Oのデータリードタイミング波形図である。 第 3 図において、データ確定期間中にデータの変化が起きなければ、上述したようにデークバスラインには、バッファ回路 1 5 のみあれば十分であるが、 I / Oの中には、データ確定期間中にもデータを変化させてしまうのもが、数多く存在する。 その場合、データの変化点が第 2 図におけるデータサンプルポイントに対するデータセットアップ時間未満であると、通常モード C P U 1 1 と監視モード C P U 1 2 に故障がなくとも動作の不一致が生じる場合がある。

第4図にこのようなI/Oを使用した場合に容易にCPU不一致動作の生じるプログラムフローチャートを示す。このI/Oの場合、一度コマンドを受け付けてから、次のコマンドを受け付けることが可能か否かの情報をI/Oリードサイクル時のデータラインに乗せるが、受け付け可能になりしだいその情報を変化させるので、I/Oリードサイクル中にも、データの更新が発生する。従って連続してコマンド要求のあった場合、次コ

第7-

できる.

[発明の効果]

以上説明したように本発明は、データバスラッチ

以上記明したは関切してデータを取り込むラック

の路と、クロックに可期に伝達するバッード・リードの

ののでは、アッチ回路を選択し、メモーリック

には、アッチ回路を選択し、メサイク

には、アッチの

ののでは、アッチの

ののでは、アッチの

ののでは、アッチの

ののでは、アッチの

ののでは、アッチの

ののでは、アッチの

ののでは、アッチの

ののでは、アッチの

ののでは、アッチの

ののでき、アッチの

ののでき、アッチの

ののできるという

ののできるという

ののできるという

ののできるという

ののできるという

ののできるという

ののできるという

ののでは、データがスライイ

ののできるという

ののできるという

ののでは、データがスライイ

ののできるという

ののでは、データがスライイ

ののできるという

ののでは、データがスライイ

ののできるという

ののでは、データがスライイ

ののできるという

ののでは、データがスライイ

ののでは、アッチの

ののできるという

ののでは、データがスライイ

ののでは、アッチの

の

4. 図面の簡単な説明

第1図は本発明の一実施例のブロック構成図、 第2図は、第1図に示した通常モードCPU11 マンド受け付け可能を示すデータが、第2図におけるデータサンプルポイントに対してデータセットアップ時間未満に変化すると、通常モードCPU11は、このI/Oが次コマンド受け付け可能と認識したが、監視モードCPU12は、このI/Oが次コマンド受け付け不可であると認識する場合もある。この場合阿CPUの条件分岐先は異なり、監視モードCPU12により不一致が検出される。


従って、これを避けるためには、第1図におけるラッチ回路14が必要となる。このラッチ回路14は、CPUクロックの逆相クロックの立上りエッジでデータを取り込むので、たとえ I / O 1 6がリードサイクル中にデータを変化させても、通常モードCPU11と監視モードCPU12のデータセットアップ時間は満足させられる。また、システム検査時には、I / O リードサイクルにおいて、あえてバッファ回路15を使用することにより、不一致が検出できれば、監視モードCPU12の監視機能が正常に動作していることが検証

. 8-


のリードサイクルタイミング波形図、第3図は、一般的I/Oのリードサイクルタイミング波形図、第4図は、データリードサイクル中にもデータを変化させるI/Oを使用した場合、第1図に示した監視モードCPU12で容易に不一致が検出できるプログラムフローチャート、第5図は、従来のフォールトトレラントコンピュータのブロック機成図である。


11……通常モードCPU、12……監視モードCPU、13……外部回路、14……ラッチ回路、15……バッファ回路、16……I/O、17……メモリ、51……通常モードCPU、52……外部回路、


代理人 弁理士 内 原 晋



-304-







· 第 5 図

 $\mathbb{P}_{1}(s,s) = \mathbb{P}^{n}(s) \otimes \mathbb{P}^{n}(s,s) \otimes \mathbb{P}^{n}(s,s)$